培训方式以讲课和实验穿插进行

?

课程介绍：

本次培训共分三部分：前两部分培训将集中介绍Mentor DFT与ATPG工具。第三部分将以Mentor Memory BIST以及与边界扫描的集成等相关内容为主。其中穿插一些练习，以便工程师能更好的理解工具的使用。

随着芯片复杂度的提高，测试成本在整个芯片开发成本中所占有的比例也与日俱增。业界先进芯片的测试成本已经达到整个芯片开发成本的70％。当今，DFT技术已经成为保证芯片质量和公司质量信誉，降低测试成本的关键技术，进行可测试验性设计(Design For Test)已成为当今大规模集成电路开发过程中的重要环节。

Mentor Graphics公司做为EDA行业在DFT领域的领导者，提供业界最先进的DFT解决方案，内容包括ATPG解决方案和BIST解决方案。

ATPG方面，Mentor公司提供的FastScan是业界最杰出的测试向量自动生成工具，它可以针对全扫描IC设计或规整的部分扫描设计生成高质量的的测试向量；Mentor公司提供的带嵌入式压缩引擎的ATPG工具TestKompress拥有无以伦比的技术优势，它提供的嵌入式压缩模块可以很方便地集成到用户的设计，专利的EDT（Embedded Deterministic Test）算法在保证测试质量的前提下显著地（目前可达到100倍）压缩测试向量数目，并大大提高了ATPG运行的速度，从而达到降低测试成本的目的。

Mentor公司提供的MBISTArchitect能够自动创建MBIST逻辑，完成BIST逻辑与存储器的连接，集成MBIST的测试向量供测试机直接使用。MBISTArchitect以其简捷、易用、支持用户自定义测试算法等技术优势而被推崇为业界市场份额最大的MBIST工具。它支持多种测试算法，用户还可以自定义算法。它能够在多个存储器之间共享BIST控制器，实现并行测试，从而显著缩短测试时间和节约芯片面积。MBIST结构中还可以包括故障的自动诊断功能，方便了故障定位和开发针对性的测试向量。

边界扫描测试技术创建边界扫描结构并且为设计中其它的测试方法包括扫描、存储器BIST和逻辑BIST提供芯片级的控制。Mentor公司提供的BSDArchitect工具读入IC、ASIC或MCM设计的行为级VHDL或Verilog描述，生成符合IEEE1149.1边界扫描标准的VHDL或Verilog电路描述，并将它插入到原来的设计中；为实现自动验证，它还可以生成一个可用于任何VHDL或Verilog仿真器的测试基准文件；此外，BSDArchitect形成设计的BSDL模型，为生成测试向量做准备。

本次课程将为用户展示和集中讲解Mentor公司在DFT领域领先ATPG技术和解决方案，结合相应的上机练习课程使用户能够更加深入的理解在ATPG领域所备受关注的各种问题以及Mentor公司的DFT工具为您所带来的价值。

?

在这次课中可以学到：

第一部分：可测性设计原理的介绍以及工具的基本使用

l?????????DFT Basic Concepts

l?????????Full Scan and ATPF Flow

l?????????Configuring Scan Chains/Test Logic and Full Scan Flow

第二部分：如何利用ATPG工具提高故障覆盖率

l?????????Understanding ATPG Messaging

l?????????Achieving High Test Coverage

l?????????Testing for High Quality

l?????????Troubleshooting Low Test Coverage

l?????????Troubleshooting Test Patterns

第三部分：?Memory BIST的使用以及与边界扫描工具的集成

l??????????Memory Test and BIST concept introduction

l??????????BIST Insertion and Pattern Translation

l??????????BIST Generation and Integrated with Boundary Scan