 DSP Design Flow |
|
班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
|
上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：DSP Design Flow：2023年11月13日..(欢迎您垂询，视教育质量为生命！) |
|
实验设备 |
☆资深工程师授课
◆外地学员：代理安排食宿（需提前预定）
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
|
最新优惠 |
|
◆在读学生凭学生证，可优惠500元。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后免费提供半年的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 |
DSP Design Flow
|
 课程介绍 |
DSP 设计流程课程提供了您所需的高级工具和专门技术，以开发更先进的低成本DSP 设计。这个中级课程讲解了DSP 功能的实现，侧重于讲授如何使用SystemGenerator for DSP，以及HDL 设计流程，CORE Generator™软件，设计实现工具，以及基于Modelsim 的HDL 协同验证与基于Simulink 与JTAG 的软硬件算法协同验证，您将亲自体验采用从设计算法概念到硬件验证，利用Xilinx FPGA 的功能来实现设计的整个过程。 |
| 必备条件 |
?? 具备 VHDL 或Verilog 方面的基础知识
?? 至少具备 6 个月的使用Xilinx 工具和FPGA 的设计经验
?? MATLAB/Simulink 和Xilinx FPGA 的基础知识
?? 数字信号处理理论在如 FIR 滤波器，混频器以及FFT 变换算法等基本知识 |
| 课程概要 |
?? 如何在设计过程中对算法的时间代价与硬件资源代价进行折衷考虑
?? 了解在 Simulink 环境中，算法如何影响FPGA 的硬件资源代价
?? 了解三种流程的优、缺点(HDL, CORE Generator, System Generator)
?? 用 System Generator 从始至终实现一个设计
?? HDL 协同验证与硬件协同验证 |
| 实验介绍 |
实验1． 用VHDL 创建12 x 8 MAC
实验2． 用Xilinx CORE Generator 系统创建 12 x 8 MAC
实验3． 用Xilinx System Generator 创建12 x 8 MAC
实验4． 设计FIR 滤波器
实验5． 采用HDL 协同仿真及硬件协同仿真进行MAC FIR 滤波器验证
实验6． 搭建DSP 控制系统
实验7． 设计MAC FIR
实验8． 采用PicoBlaze™微控制器进行设计
实验9． 创建参数化设计 |
|
课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏